| dbpprop:abstract
| - PA-RISC est un microprocesseur utilisé dans des stations de travail de la société Hewlett-Packard. Son nom vient du type de l'architecture choisie : RISC, et PA désigne « Precision-Architecture ». PA est également considéré par certains comme désignant Palo Alto, ville où se situe le siège de Hewlett-Packard. L'architecture PA-RISC est le résultat des recherches concernant le développement du premier processeur 32 bits au monde, le Focus. Cette architecture propose un jeu d'instruction complet permettant d'optimiser la gestion du pipeline lors de la compilation. On peut ainsi la considérer comme une première approche du VLIW et, plus tard, de l'architecture EPIC proposée dans l'Itanium d'Intel. Le PA-RISC fut le processeur destiné à remplacer les vieilles générations 16 bits sur les servers de la série HP 3000 ainsi que les processeurs de type Motorola 680x0 sur les stations de travail et serveurs Unix d'HP. Il est dans la parfaite lignée des processeurs RISC. Une des technologies utilisée dans une version du PA-RISC, le PA-7100 et destinée à accélérer les traitements pour les applications MultiMedia constitue une ébauche de ce que fera ensuite Intel avec sa technologie MMX.
- PA-RISC eli HP/PA (Hewlett-Packard Precision Architecture) on Hewlett-Packardin UNIX-palvelimiaan ja -työasemakoneitaan varten kehittämä RISC–suoritinarkkitehtuuri. Se otettiin käyttöön 1980-luvun loppupuolella, jota ennen HP-UX-koneet käyttivät 68000-perheen suorittimia. Alkuperäinen PA-RISC-käskykanta oli 32-bittinen, mutta se laajennettiin myöhemmin 64-bittiseksi. Nykyisin HP on siirtymässä PA-RISCistä IA-64:ään, ja huhutaan, että vuonna 2005 julkaistu PA-8900 jäisi viimeiseksi PA-RISC-suorittimeksi.PA-RISC-prosessoreille on ollut tyypillistä erikoinen välimuistirakenne; joillain PA-RISC-prosessoreilla on ollut jopa megatavun kokoluokkaa olevia L1-välimuisteja, muiden välimuistitasojen puuttuessa kokonaan. Ennen Itaniumin tuloa PA-RISC-suorittimet olivat yleensä maailman toiseksi nopeimpia suorittimia, häviten vain Alpha-suorittimille.
- PA-RISC è un'architettura di microprocessori sviluppata dalla Hewlett-Packard Systems & VLSI Technology Operation. Come indicato dal nome il processore implementa un'architettura RISC (Reduced Instruction Set Computing), le lettere PA indicano invece Precision Architecture. Spesso l'architettura viene indicata semplicemente come HP/PA for Hewlett Packard Precision Architecture. PA viene considerato da alcuni l'acronimo di Palo Alto, città dove si trova la sede principale dell'HP. Verso la fine degli anni 80 l'HP produceva quattro famiglie di computer basate su processori CISC. La prima linea era chiamata Vectra Series ed era basata su processori Intel 80286. La seconda linea chiamata HP Series 300 utilizzava il processore Motorola 68000 . L'altra serie era la linea 200 basata sul chip custom silicon on sapphire . I chip SOS furono utilizzati anche dalla linea HP 3000 a 16 bit. L'ultima linea era l'HP 9000 Series 500 basata sulle CPU FOCUS. HP decise si sviluppare l'architettura PA-RISC per muovere tutte le linee non intel su un'unica piattaforma basata sul chip RISC.I primo chip PA-RISC furono caratterizzati da un'architettura a 32 bit. Il chip venne utilizzato nella serie HP 3000 presentata verso la fine degli anni 80. Le macchine 930 e 950 comunemente erano conosciute con il nome Spectrum, il nome in codice utilizzato durante il loro sviluppo. Le macchine utilizzavano il sistema operativo MPE/iX. Poco dopo le macchine della serie HP 9000 furono aggiornate con i processori PA-RISC, le macchine utilizzano il sistema operativo HP-UX, una versione del sistema operativo UNIX di proprietà HP. Altri sistemi disponibili per i chip PA-RISC sono Linux, OpenBSD, NetBSD, NEXTSTEP, e una versione di Windows NT che non fu messo in vendita. Una caratteristica interessante dei chip PA-RISC è che generalmente questi chip non sono dotati di cache di secondo livello. Normalmente questi processori sono dotati di un'ampia cache di primo livello collegata al processore tramite un bus dedicato. Solo i PA-7100LC, PA-7300LC, PA-8800 e PA-8900 sono dotati di cache di secondo livello. Un'altra innovazione di questa architettura fu l'introduzione di istruzioni multimediali SIMD chiamate MAX. Questa estensione venne introdotta nel processore PA-7100LC.Il progetto venne aggiornato nel 1996 con la presentazione dell'architettura PA. RISC 2.0, un'architettura totalmente a 64 bit. Il primo processore di questa famiglia fu il PA-8000, un chip dotato di dieci unità funzionali e di pipeline aggressive. Un altro cambiamento fu la divisione della cache istruzioni in due cache una per le istruzioni completabili velocemente e la seconda per le istruzioni che richiedevano più tempo. Il PA-8200 venne presentato nel 1997 e si differenziava dal PA-8000 per la presenza di un sistema di predizione delle diramazioni migliore, per un TLB veloce e per una cache più ampia e rapida.Il PA-8500 incluse la cache nel processore, la cache era di 1.5 MB ed era di primo livello. Questa miglioria rese il processore molto veloce . Venne aggiunto un bus ad alte prestazioni per la gestione della memoria DDR che forniva una banda teorica di picco di 2 GB/s. La tabella dei salti venne raddoppiata portandola a 2048 elementi e il Translation Lookaside Buffer venne portato da 120 a 160 elementi.L'8600 era in sostanza un 8500 a frequenza maggiore con una gestione della cache istruzione del tipo pseudo-LRU. L'8700 era in sostanza un 8600 a frequenza superiore con una cache di primo livello da 2.25 MB. Il processore inoltre introdusse la gestione pseudo-LRU della cache dati e la possibilità di precaricare i dati. Si noti che la relativa alta latenza della cache di primo livello poteva rappresentare un collo di bottiglia. Tuttavia l'elevata dimensione della cache compensava la sua elevata latenza.Il PA-8800 (nome in codice Mako) conteneva due processori indipendenti in un singolo chip. Ogni integrato formava un sistema SMP a due vie. Ogni processore aveva una cache di primo livello di 1.5 MB e supportava una cache di secondo livello opzionale da 32 MB su chip separati. Il bus di sistema fu rimpiazzato dal bus ZX1 da 6.4 GB/s un bus ad alte prestazioni che permetteva di sviluppare server con architetture per PA-RISC o Itanium con modifiche marginali.Il PA-8900 era simile al PA-8800 ma era dotato di una veloce cache L2 da 64 MB condivisa. Il core aveva subito miglioramenti marginali come una migliore gestione dei conflitti della cache e del rilevamento degli errori. Comunque non era un core 8800 rimpicciolito come inizialmente si era pensato. È l'ultimo processore della famiglia PA-RISC.Il progetto della serie 8000 non ha subito modifiche radicali dall'PA 8000 in poi. Ogni generazione si è concentrata sull'innalzamento della frequenza operativa e sull'integrazione di una cache di dimensioni maggiori. La modifica più significativa è stata l'introduzione di due core in un chip. Come per l'architettura MIPS anche l'architettura PA-RISC per le macchine server sta raggiungendo la fine della sua vita commerciale.
- PA-RISC is a microprocessor architecture developed by Hewlett-Packard's Systems & VLSI Technology Operation. As the name implies, it is an implementation using a RISC (Reduced Instruction Set Computing) design, where the PA stands for Precision Architecture. The design is also referred to as HP/PA for Hewlett Packard Precision Architecture. PA may also refer to Palo Alto, California, the location of HP's headquarters.PA-RISC is nearing the end of its life. HP will support servers running PA-RISC chips until 2013, but will stop selling the latest HP 9000 systems in 2008. Newer Itanium-based machines are supposed to succeed PA-RISC in its market segment.
- PA-RISC — это микропроцессорная архитектура, разработанная в Hewlett-Packard. Категория:Микропроцессоры
- PA-RISC to architektura mikroprocesorów stworzona przez firmy Hewlett-Packard oraz VLSI Technology Operation. Jak wskazuje nazwa ta rodzina mikroprocesorów należy do klasy RISC (Reduced Instruction Set Computing). Skrót PA pochodzi od angielskich wyrazów Precision Architecture. Rodzina tych mikroprocesorów oznaczana jest także nazwą HP/PA, co jest skrótem od Hewlett Packard Precision Architecture. Niektórzy uważają, że część PA jest skrótem od nazwy miasta Palo Alto - siedziby HP.
- Parallel/Precision Architecture Reduced Instruction Set Computer (PA-RISC) ist eine Mikroprozessor-Architektur von Hewlett-Packard für den Einsatz im Server- und Workstationbereich. Wie aus dem Namen hervorgeht, handelt es sich um einen Prozessor der RISC-Bauart, das PA ist Abkürzung für Precision Architecture. Er ist auch unter der Bezeichnung HP/PA für Hewlett Packard Precision Architecture bekannt.In den späten 1980ern produzierte HP vier Modellreihen von Computern, alle arbeiteten mit verschiedenen CISC-Prozessoren. Die 1986 eingeführte PC-kompatible HP Vectra-Baureihe basierte auf Intel i286-Prozessoren. Alle anderen Modellreihen nutzten CPUs anderer Hersteller. Die HP Serie 200- und HP 9000 Serie 300- UNIX- Workstations basierten auf dem Motorola-68k-Design. . Die nächste eigenständige Baureihe war die Serie HP 300, integrierte Multi-User-Computer, die auf einem proprietären Silicon on Sapphire CPU-Design und dem Betriebssystem Amigo/300 beruhten. Auch die ersten Baureihen der HP Serie 3000-Modelle beruhten ebenfalls auf einem SoS-Design und dem MPE . Schließlich gab es die HP 9000 Serie 500 -Minicomputer welche die von HP selbstentwickelte 32-Bit-FOCUS-CPU nutzten. Alle nicht Intel basierten HP-Systeme wurden ab 1988 mithilfe des neuen PA-RISC-Prozessors auf ein einheitliches Design konsolidiert. Die ersten Serien der PA-RISC-7000-Prozessoren waren auf eine Busbreite von 32 Bit ausgelegt und wurden zunächst in der HP-3000-Serie bei den Modellen 930 und 950 eingesetzt. Ein interessantes Merkmal der PA-RISC-Reihe ist, dass die meisten Generationen dieser CPUs keinen Level-2-Cache haben. Stattdessen werden große Level-1-Caches verwendet, zunächst als separate Chips über einen Bus verbunden, später auf einem Chip integriert. Lediglich der PA-7100LC, der PA-7200 und der PA-7300LC besaßen einen L2-Cache. Eine weitere Innovation des PA-RISC Designs waren die zusätzlichen, sogenannten Multimedia-Instruktionen, welche zum ersten Mal mit dem PA-7100LC eingeführt wurden.Im Jahr 1994 wurde die bis heute gültige PA-RISC 2.0 Spezifikation definiert, die eine Wortbreite von 64 Bit vorsieht und damit einen Adressraum ermöglicht, der größer als 4 GB ist. Weitere Änderungen betrafen die Pipeline-Architektur und die Aufteilung des Instruction-Caches in zwei Einheiten, eine für Befehle, die schnell abgearbeitet werden, eine für solche, die zeitintensiver sind. Der erste Vertreter des neuen Standards war der PA-8000. Die Produktion der PA-RISC-Prozessoren sollte im Jahr 2004 enden, und als Nachfolger war die von HP zusammen mit Intel entwickelte IA-64-Architektur vorgesehen. Bisher ist allerdings noch kein Termin für die Einstellung der HP-PA-Prozessorarchitektur bekannt. Siehe auch: RISC, Liste von Mikroprozessoren, Mikroprozessoren von Intel
- PA-RISC es el nombre por el que se conoce una arquitectura de microprocesadores desarrollada por sistemas Hewlett-Packard y VLSI Technology Operation. Esta arquitectura se basa en el modelo RISC y en PA (Precision Architecture). También se suelen referir a ella como la arquitectura HP/PA, Hewlett Packard Precision Architecture. PA se desarrolla en Palo Alto, donde se encuentra la central de HP.A finales de los 80, HP comenzó a construir dos series de computadores, ambas basadas en CISC. Una de ellas es la serie HP 9000 de estaciones de trabajo Unix, basadas en el microprocesador Motorola 68000. La otra serie era la serie HP 3000 de minicomputadoras, basadas en un diseño de CPU de HP de 16 bits. Los primeros PA-RISC fueron dispositivos de 32 bits. Se usaron por primera vez en las últimas series de HP 3000, la 930 y la 950, comúnmente conocidos como sistemas Spectrum . Estas máquinas corrían sobre MPE/iX. La serie HP 9000 se actualizó también a la arquitectura PA-RISC recién creada, pero en esta serie se trabajaba sobre HP-UX. Otros sistemas operativos que se pueden usar sobre arquitecturas PA-RISC son Mach kernel, Linux, OpenBSD, NetBSD y FreeBSD entre otros. Una característica interesante de PA-RISC es que la mayoría de sus microprocesadores no tiene caché L2. En su lugar se implementaba una caché L1 mayor, formada por chips separados conectados al microprocesador a través de un bus . Sólo el modelo PA-7300LC tiene caché L2. Otra innovación de esta arquitectura fue la adición de un repertorio de instrucción multimedia conocido como MAX e introducido por primera vez en el 7100LC.El diseño fue actualizado en 1996 en la versión 2.0 de la arquitectura. La nueva versión era una arquitectura de 64 bits, implementada en la serie PA-8000 de HP. Contaba con 10 unidades funcionales y un nuevo sistema de segmentación de cauce. Otro cambio que se introdujo fue la separación de la caché de instrucciones en dos, dependiendo del tiempo de ejecución de las instrucciones que iban a ir almacenadas en ellas. El PA-8200 fue lanzado por HP en 1997 y contaba con algunas mejoras sobre el PA-8000, como una mejora predicción en los saltos y cachés más grandes, más rápidas y con unos algoritmos de predicción más eficientes.El PA-8500 fue el primero en el cual se añadió la cache al encapsulado del microprocesador. Contaba con 1.5 MB de caché L1, lo que le permitió conseguir una gran mejora en el rendimiento. Se actualizó el bus Runway con una implementación basada en DDR, consiguiendo 2GB/s de ancho de banda entre microprocesador y memoria. La tabla de saltos aumentó el doble hasta alcanzar 2048 entradas y el buffer desde 120 a 160 entradas.El 8600 es básicamente igual al 8500 pero con una política semi-LRU para la caché. El 8700 cuenta con una velocidad superior a la del 8600 y con una caché L1 de 2.25 MB. También se añadió capacidad de precaptación de datos. PA-8800, Mako, cuenta con dos microprocesadores independientes en el mismo encapsulado (dual-core). Cada chip cuenta con SMP de 2 vías, así como 1.5 MB de caché L1, pero HP ha decidido añadir 32 MB de cache L2 en chips separados. El bus Runway ha sido reemplazado por el bus Itanium2, capaz de mantener tasas de 6.4 Gb/s y mantener un expepcional ancho de banda. Después del PA-8900, HP esperar retirar la arquitectura PA-RISC para sustituirla con la arquitectura Itanium. El núcleo que se introdujo con el PA-8000 no ha cambiado de forma significativa hasta hoy; cada generación posterior solo ha aumentado la velocidad de reloj y la capacidad de la caché. Se ha mantenido el número de 2 núcleos en el mismo encapsulado.
- PA-RISC é uma arquitetura de microprocessador desenvolvida pela Hewlett-Packard. Como o nome indica, é uma implementação usando o design do RISC, sendo que a "PA" significa Precision Architecture (do inglês, arquitetura precisa). Esta arquitetura está prestes a ser descontinuada. Cite error: Invalid <ref> tag; refs with no name must have content A HP suportará servidores executando placas PA-RISC até 2013, mas as vendas dos sistemas HP 9000 irão até 2008. Novas máquinas baseadas no Itanium devem suceder o PA-RISC e seu segmento de mercado. Cite error: Invalid <ref> tag; refs with no name must have content
- PA-RISC(ぴーえーりすく)は ヒューレット・パッカード社のSystems & VLSI Technology Operationが開発したマイクロプロセッサ アーキテクチャである。 その名前にも含まれているようにRISCアーキテクチャの実装であり、PAはPrecision Architecture（正確な設計）の略である。 また、HP/PAつまりHewlett Packard Precision Architectureと呼ばれることもある。 PAはHPの本社があるパロアルトにも関係があるかもしれない。 1980年代終盤、HPはCISCのCPUを使った3つのコンピュータシリーズを製造していた。 ひとつはSilicon-on-sapphire (SOS)技術を使ったHP独自のCPUをベースに設計されたUNIXワークステーションのHP 9000である。 もうひとつは、アポロコンピュータ社を買収した際に得たモトローラの68000ファミリを使ったUNIXワークステーション。 さらにHPの設計した16ビットCPUをベースとしたミニコンピュータHP3000シリーズがあった。 HPはこれらのマシンをPA-RISCを用いてひとつのRISC CPUファミリをベースとしたマシンに統合しようとしていた。
|
![[OpenLink Software]](statics/openlinklogo_wstrap_2008.png)
